Camera Link智能圖（tú）像處理平台

產品介紹1、板卡概述 　　本板（bǎn）卡由我公司自主研發，基於CPCI架構，符合PICMG2.0 D3.0標準。板卡采用（yòng）DSP＋FPGA的結構，DSP使（shǐ）用TMS320C6455芯片，FPGA采（cǎi）用ALTERA的高端FPGA芯片Stratix II EP2S係（xì）列EP2S60，板卡使用FPGA用於獲取雙通道數據采集,實現（xiàn）1路的Base CameraLink輸入，一路Base CameraLink輸出（chū），2路Rs232，1路USB2.0,一路千兆以太網。 　　FPGA控製（zhì）高速SDRAM數據存取，並與DSP之間（jiān）構建64-bit高（gāo）速（sù）同步數據總線接口；一片TI 1GHz C6455 DSP除了內核處理性能之外，還外（wài）接了512MB的 DDR-II高速存儲器提供程序運行時所需的動態存儲空間（jiān），同時還提供1000Mbps高速以太網接口與外部網絡（luò）進行數據通信。性能參數2、處理板技術指標（biāo） 　一、 DSP芯片部分 　　1.DSP時鍾主頻（pín）1GHz，支持1.2GHz。 　　2.內存（cún）總線獨立，板載2片DDR-II 512MB，型號MT47H128M8HQ。 　　3.PCI接口支持Master和Slave，32bit/33MHz或者32bit/66MHz。 　　4.DSP與（yǔ）FPGA采用（yòng）EMIF連接，EMIF支持16bit、32bit、64bit寬度，速度100MHz。 　　5.支持千兆（zhào）高速網絡接口，采用BroadCom芯片 BCM5461S，GMII接口連接。 　　6.4 MB Flash-ROM，型號S29GL128P10TACR1。 　二、FPGA芯（xīn）片部分　　FPGA采用ALTERA高（gāo）端（duān）Stratix II係列芯片，型號為：EP2S係列EP2S60-F1020C5， 具（jù）有邏輯單元60,440， RAM總數318024Kb，DSP blocks 36個（gè），18-bit × 18-bit乘法器（qì）144個，PLL 12個，最大使用IO數718個。　　1.外接（jiē）四片64MB SDRAM，型號MT48LC16M16A2BG。 　　2.一路標準的PAL製式模擬（nǐ）視頻（pín）輸入（rù）接口（AD）；采用芯（xīn）片SAA7113，標準SMA接口。 　　3.一路標準的PAL製式（shì）模（mó）擬視頻輸出接口（DA）；采用芯片SAA7121，標準SMA接口。 　　4.一路數字視頻輸入接口（camera-link 28bit），Ful模式（shì） 采用3M公司芯片DS90CR288A， MDR26連接（jiē）器。 　　5.一路VGA視頻輸出接口（kǒu），最大支持1600X1200 ，60Hz分辨率 　　6.兩路串口通訊（RS422），一路從FPGA輸出，采用RJ45連接器，一（yī）路從ARM輸出，采用RJ45連接器。RS422轉換芯片使用MAX3160。控製器芯片tl16c754c集成在FPGA中。 　　7.一路千兆以太網（C6455自帶網口），采用BroadCom芯片 BCM5461S。GMII接口連（lián）接。 　　8.兩路Can 控製接（jiē）口 　　9.LED燈指示（shì）。 　　10.FPGA利用JTAG下載口進行配置（zhì）下載，配置芯片使用EPCS64。 　三、整板複位功能、電源指示，電源熱插拔管理。 其他說明3.軟件功能： 　　1．支持PCI驅動，Window Driver，支（zhī）持板卡 master EDMA 中斷操（cāo）作。 　　2．支持千兆網絡，移植LWIP協議棧，支持ping，TCP、UDP、IP傳輸協（xié）議，800Msps速度傳輸。 　　3．支（zhī）持Flash 、PCI Boot引導方（fāng）式。 　　4．支持RapidIO X1 X4 EDMA 中斷 數據傳輸。 　　5．FPGA 完整（zhěng）的 SDRAM控（kòng）製、EMIF數據收發Can，RS232數據收發傳輸。 　　6. FPGA的複合（hé）視頻輸入輸出，Camera Link Full模式采（cǎi）集，VGA圖像（xiàng）顯示。 　　7．DSP與FPGA的EMIF口 EDMA，同步中斷傳輸，測（cè）試速率在200MB/s以上（shàng）。 　　8．支持客戶端網絡的圖像顯示，采集，存儲（chǔ）。 　交易說明（míng）項目、產品價格將根據需求定位、售後服務、技術支持及購買（mǎi）數量等方麵具體情（qíng）況而定，請與客服聯係